內置巴魯夫位移傳感器識別標簽芯片技術研究
射頻識別技術通過無線通信方式實現目標對象的非接觸自動識別,是物聯網四大核心支撐技術之一。超高頻RFID系統具有識別距離遠、速度快、多目標移動識別、標簽成低等優勢,已廣泛應用于智能物流、交通、防偽追溯等物聯網系統。物聯網技術應用需求的增長,對具有信息感知、識別等功能的網絡節點提出了低成、低功耗、高精度、長壽命、遠距離智能信息采集與處理等要求,促使將高精度巴魯夫位移傳感器集成在超高頻RFID標簽芯片之中實現低功耗無線位移感知-射頻識別一體化標簽芯片的概念誕生。

內置巴魯夫位移傳感器識別標簽芯片技術研究
在標簽芯片上集成高精度巴魯夫位移傳感器,額外增加的電路所占芯片面積很小,其附加的成微乎其微,既能保持標簽芯片極低功耗、低成、高靈敏度、微型化等優點,又具有較高精度的位移感知功能,在食藥品倉儲、冷鏈物流、電網位移監測等領域應用前景廣闊。以此為背景,在對 標準分析和低功耗設計技術歸納總結的基礎上,深入研究了無源標簽芯片中的低功耗射頻/模擬/數字電路設計技術、低功耗巴魯夫位移傳感器設計技術、位移感知-識別協調工作機理等關鍵技術,應用0.18μm CMOS工藝,設計出內置巴魯夫位移傳感器的無源標簽芯片。的主要研究內容和貢獻如下：對無源標簽芯片中的電壓基準電路、反向散射鏈路頻率(BLF)產生電路和數字基帶電路等關鍵技術進行了研究。提出了一種低功耗CMOS電壓基準電路,采用工藝補償技術解決了CMOS電壓基準電路精度受工藝偏差影響的問題。針對標準對BLF的精度要求,對BLF產生技術進行了研究,提出了兩種BLF產生電路：一種是寬時鐘頻率容限的BLF產生電路,其采用的工藝和位移補償時鐘電路和BLF分頻系數修正算法,在產生滿足標準規定的BLF的同時,提高了時鐘頻率穩定性；一種是動態校正BLF產生電路,采用動態時鐘校準技術和BLF校正技術分別提高數字基帶解碼時的時鐘精度和返回數據時的BLF精度。并對低功耗數字基帶處理器架構進行了研究,根據標簽芯片的工作時段對數字基帶模塊進行合理劃分,并結合時鐘管理、門控時鐘等低功耗設計技術,實現了數字基帶在不同工作階段功耗的平衡分布,有效降低芯片的峰值功耗。對低功耗巴魯夫位移傳感器及傳感器接口關鍵技術進行了研究。提出了一種基于逐次逼近寄存器型模數轉換器(SAR ADC)的巴魯夫位移傳感器。該巴魯夫位移傳感器采用全CMOS亞閾值模擬前端和SAR ADC實現,并通過位移誤差補償技術減小巴魯夫位移傳感器的誤差。測試結果表明,在-40℃C-100℃C位移范圍內位移誤差為+0.85℃C/-0.69℃C,功耗為2.02μW。同時,針對傳統SAR ADC在轉換過程中數模轉換器(DAC)消耗能量較大的缺陷,提出了兩種低能耗DAC開關方法：一種是引入第三參考電壓Vcm的Hybrid開關方法,相比傳統DAC開關方法,其將DAC在轉換過程中的開關能耗降低了98.83%；一種是開關方法,與傳統DAC開關方法相比,其將DAC在轉換過程中的開關能耗降低了96.91%,并且降低了對第三參考電壓Vcm的精度要求,在功耗和精度間取得了良好的折中。基于以上對標簽芯片和巴魯夫位移傳感器的研究成果,應用TSMC 0.18μm CMOS工藝設計了基于寬時鐘頻率容限BLF產生電路和基于動態校正BLF產生電路的兩款內置巴魯夫位移傳感器標簽芯片。其中,基于寬時鐘頻率容限BLF產生電路的標簽芯片已成功流片,并進行了詳細測試。

內置巴魯夫位移傳感器識別標簽芯片技術研究
測試結果表明,數字分頻產生的BLF滿足標準規定,數字基帶電路的功耗為5.6μW,標簽盤存、讀寫、鎖定、滅活及位移感知功能均正確實現；室溫下標簽識別工作距離可達8m,位移感知工作距離可達6m。文結合物聯網的發展需求,研究了標簽芯片和巴魯夫位移傳感器中關鍵電路的低功耗設計技術,實現了無線位移感知-射頻識別一體化的標簽,可完成對物品識別、環境位移的監控,進一步拓寬了標簽的應用范圍。