產品搜索：
郵編：523000
聯系人：曾經理
電話：0769-89978203
傳真：0769-22301098 注明丁小姐
手機：13326885465
留言：發送留言
個性化：www.dgmzgy.com
網址：www.dgmzgy.com/
商鋪：http://www.grannyfreesex.com/st207829/
QQ交談力科PCIE飛線測試套件使用技巧
最近更新時間：2014-3-14
提 供 商：東莞市廣聯自動化科技有限公司資料大小：118.2KB
文件類型：PDF 文件下載次數：468次
資料類型：瀏覽次數：851次
目前常用的力科PCIE飛線測試套件分GEN2和GEN3 2種規格，GEN2的型號可以進行2.5G/5G速率測試，GEN3型號用于2.5GT/s,5GT/s及8GT/s速率測試。本篇從使用角度出發，介紹了力科PCIE飛線測試套件使用中一般性的問題及注意事項，以及相關飛線測試特殊性帶來的一些挑戰及解決方法，重點是協助用戶來抓取合格的數據，供PCIE總線開發及測試工程師參考。
力科PCIE分析儀使用的一般注意事項及常見問題
建議工程師在使用分析儀的之前，花點時間看一下分析儀軟件（簡稱軟件）自帶的規格書，使用手冊及應用指南：
C:\Program Files (x86)\CATC\PETracer\DataSheet – 規格書目錄
C:\Program Files (x86)\CATC\PETracer\Documents – 手冊目錄
C:\Program Files (x86)\CATC\PETracer\AppNotes – 使用指南目錄
相關內容方便大家快速掌握基本操作及注意事項
a 錄制設置技巧
開始錄制的時候如果我們不知道當前總線寬度，速度和極性，可以這樣做：
圖1 PETracer 中的錄制設置
將 圖1中1/2/3的位置設為自動檢測時，硬件連接正常時運行協議分析軟件，我們能看到如下圖結果：
圖2 PETracer 中的狀態顯示
可以看到連接的寬度，速度及連接的質量（綠色圓點表示連接正常，黃色及紅色的圓點表名連接有問題），以及連接的極性（以圓圈內的加號+ 及減號 – 表示信號的正負極性）。依據此，我們就可以將圖一中原來設為自動的位置設為固定的參數。這樣做的原因是，盡管這些自動設置給使用帶來方便，當我們不知道總線的速度，寬度及lane極性的時候，我們可以方便地利用AUTO選項來抓到碼流。但這是有代價的，AUTO的設置意味分析儀必須花更多的時間，更多的資源來檢查這些可能會變化的參數，帶來的問題是在檢測速度變化，寬度變化等改變的時候，需要花更多的時間來鎖定信號，這對于檢查變化中發生的問題的狀況是不利的。建議，盡可能使用靜態的參數設置，如必須分析改變過程的問題時，則再改變對應的設置為自動狀態。
但是當連接不好時怎么辦？可以從軟件的狀態欄及實際分析儀顯示面板的狀態LED的顏色可以看出來，相應于表示連接正常的綠色，連接不良時，軟件及分析儀顯示狀態以黃色及紅色表示。連接不良時，是無法抓取正常的數據的，因此要檢查分析儀，連接電纜，連接器及測試平臺，確認上述部分均工作正常。
強調一點，當抓取上電或掉電過程，連接速度或寬度變化協議過程時，瞬態錯誤是允許的，協議分析儀需要時間去鎖定信號，過程中必然會出現錯誤數據。相應地，圖一中對應的自動檢測參數就必須也設定為自動狀態。
b ASPM電源管理
規格定義PCIE的連接可以在L0，L0s及L1直接切換，這是由硬件控制的，取決于當前系統PCIE總線的忙閑狀態，跟設計有關。我們都知道，PCIE總線只有在全功率狀態（L0，POLLING和RECOVERY等）才能獲取正常的碼流，其他低功耗狀態L0s，L1，L2， L3等狀態總線連接是關掉的。因此我們需要在待測系統中關掉ASPM，讓連接一直保持正常，這也是分析儀正常工作的條件之一，當然如果必須要在ASPM狀態調試除外。ASPM功能可以通過寫配置空間的控制寄存器對應的位來實現。當從L0s狀態回L0時，力科的分析儀zui少需要16-20個FTS（具體跟連接的速度及寬度有關）才能鎖定信號。
c 內部時鐘，外部時鐘及SSC時鐘（Spread Spectrum Clocking）
分析儀面板上有外部時鐘輸入插頭，同時軟件中也有對應的外部及內部時鐘選項。這代表什么意思呢？通常情況下，PCIE默認使用固定時鐘頻率，也就是不使用擴頻技術SSC時鐘，這時使用外部或者分析儀內部時鐘應該說沒有很大的差別，原因是時鐘頻率是固定的，分析儀前端PLL可以相對容易地從碼流中恢復時鐘并與本地時鐘鎖定，當然用外部時鐘鎖定會更好些, 尤其在定位ASPM相關問題的時候。
另外一種情況是SSC擴頻時鐘打開時，這時從碼流中恢復時鐘與鎖定，會比較困難。是接外部時鐘輸入，以便快速鎖定信號。這點在PETracer軟件6.53及以后版本有改變，軟件已經做到SSC擴頻時鐘時可以鎖定信號，但具體情況跟信號品質有關。如果SSC擴頻時鐘打開時分析儀無法以內部時鐘正常抓取數據，這時依然要考慮以外部時鐘來恢復數據。
d 分析儀面板顯示連接正常，但抓不到包
這種情況下通常的問題，都是因為分析儀的lane的序號（多lane配置，非x1的情況），極性或者lane的寬度設定跟實際不符合，因此無法解析正確的數據或者顯示解析錯誤。正確的做法是改變lane序號，極性或者lane寬度，然后再嘗試抓一段碼流看看出錯情況。如果，能正常工作了，那顯然對應的某項設定原來是錯誤的。
一般這種情況下，針對多lane的配置，抓的包中一般會看到只有Ordered Sets被解碼處理，其他的部分會出現很多的IDLE 符號錯誤或者其他很多類型的錯誤，并且數量非常多。這是必須考慮到Lane的排序錯誤或者寬度不符合的情況。這是因為，協議規定Ordered Set在每個lane上都有同時發送，但DLLP和TLP包會按字節順序，分散在每個lane上。因此lane順序不對或者寬度不對，可以想象出分析儀是無法恢復正常的DLLP或者TLP包。
另外要考慮是否圖一中錄制選項中1 設定錯誤，把速度設為自動，再嘗試一下，分析抓取數據的正確速度。
e 充分利用軟件提供的Traffic Summary Report， 如下圖示：
圖2 PETracer 中的Traffic Summary Report
軟件的各項功能都對使用者提供幫助，這兒Traffic Summary Report 可以幫助我們定性地了解分析儀抓包的出錯情況，從窗口欄我們可以看到，上行（Upstream）和下行（Downstream）的錯包統計；從錯包的方向及相對錯誤的多少，我們能知道當時2個方向連接的健康狀況，當我們調整或者更換電纜，改變探頭參數的以后，能從前后錯誤報告的內容變化，大概知道更改的效果是變好或者變差了，從而知曉需要調整的方式。當然，當連接過程為嘗試連接（TRAINING）狀態時，這是發生的數據包錯誤時正常現象，這點必須加以區別。
簡而言之，了解協議和分析儀操作，就能很快的利用之來解決實際問題。下面介紹一些相關飛線測試的注意點。
針對飛線測試注意事項及常見問題
嵌入式的系統中PCIE總線電路就沒有我們熟悉的不同寬度的PCIE插槽，系統通過匹配電阻，隔直電容及傳輸線，用差分信號對直接把PCIE設備兩兩連接在一起。考慮到FR4的PCB基板介質，100歐姆的差分傳輸線特征阻抗，設計的走線寬度一般都在5-8mil之間，差分線相互間距也小于10mil，這對焊接的實際操作帶來困難。更加頭疼的一點是，一般設計中都不會預留PCIE信號輸出點或者測試點。可以想象，在這樣的系統中要接出PCIE的信號進行調試，可不是一件簡單的事情。
a 探頭焊接位置及探頭匹配電阻
探頭位置及探頭匹配電阻的選取，要盡量減少對原來系統的影響，同時又能保證分析儀能夠獲得足夠的能量，能正常解碼。
正常PCIE總線上可選的探頭接出位置有如下的3個點：
圖3 PCIE總線差分信號傳輸
可以推斷出A，B，C 這3點中A的信號強度，B其次，Czui弱，這是由于經過傳輸后，信號會衰減的緣故。因此，推薦將探頭位置設定在A點，這時信號。一般而言 A點的位置實際在板子上為印刷線路，焊接操作難度很大，一般推薦直接焊接在隔離直流的電容靠近A點的焊盤側。
探頭匹配阻抗的選取要保證上面說的，我們一般希望能從PCIE的連接上取得10%左右的能量，這樣可以保證影響較小，因此推薦的匹配阻抗在330歐姆到470歐姆之間，特別對于GEN3的速度，探頭電阻默認設定是470歐姆。具體使用電阻參數規格，需要與力科協議分析部門的銷售及支持人員溝通。
b 確定使用內部時鐘還是外部時鐘
什么時候需要考慮這個問題？當抓的數據有很多錯誤，但又不屬于我們剛剛在*部分d節中討論的那些，那么下一個動作，可以嘗試改變一下分析儀CLOCK源的設置，看看有沒有改善或者解決。如下圖4
圖4 改變參考時鐘輸入源
c Lane順序對調功能(SWIZZLING CONFIG)
采用飛線測試時候，還會碰到一種情況，焊接的時候有可能把Lane的連接順序或者極性焊錯了，就沒有辦法按默認設置去抓取數據了，這時在圖2的狀態欄及下圖的儀表盤（DASHBOARD， 按圖2的藍色圖標）都可以看出來極性不對，但Lane的順序就只能在儀表盤中顯示了。極性反了，可以通過反轉某位極性的設置來糾正，但Lane的順序反了要如何處理？因為在連接點細小，線數比較多，比較難進行手工焊接的情況下，重新焊接顯然不是的方案，參考下圖5的4，對應物理Lane的順序及邏輯Lane的順序
圖5 儀表盤（DASHBOARD）窗口顯示的狀態參數
能看到目前是一一對應的，但對于錯誤的連接順序，能看到對應物理及邏輯的Lane順序，或者某些位或者所有的位有不對應的地方，這是我們就要用到圖1中的4 Lane順序對調功能(SWIZZLING CONFIG)，如下圖5：
圖5 Lane順序對調功能(SWIZZLING CONFIG)
設置正確的邏輯Lane順序，使之符合實際的Lane連接。另外一個需要用到Lane 順序對調功能的地方，就是當我們在做飛線測試的時候，懷疑某個Lane的連接有問題或者壞了，這是我們可以將Lane接到其他的認為是好的物理Lane的端口上面，然后在圖5的Lane順序對調功能(SWIZZLING CONFIG)對話框中去設定正確的對應關系，從而確認Lane端口好壞。
關于儀表盤部分有一點需要注意：儀表盤顯示的狀態不是每次馬上實時更新的，有時候我們會發現當前的現實狀態與實際分析儀面板顯示不一致，等緩存的內容上傳到主機的時候，它的狀態就會被刷新。
d 探頭的焊接技巧。
PCIE如此高的速度，尤其是8G速度時，離散參數對測試的結果影響越來越大。鑒于焊接點的挑戰性，建議：
- 由經驗豐富的焊接人員進行焊接
- 焊接加熱時間不能太長，應該控制在30s以內。保持焊接點圓滑，減少離散參數
- 必須進行固定，防止探頭拉扯，損傷線路板上的走線
尋求力科
如經過以上努力還是無法解決問題時，這時可以尋求力科本地銷售或者的幫助，或者寫給psgsupport@edynelecroy.com，用英語寫了，這樣可以讓更多的非中文母語人員能看到問題，并給出他們自己的建議。
為了更加有效的溝通，建議在提問前準備好一下信息以備查詢：
a. 一段含有問題的trace 文件，包含SKIP Ordered Sets。
b. 主機操作系統的描述
c. 待測系統的描述，PCIE的速度及寬度，RC或者Switch，及EP的類型
d. 分析儀的型號及序列號（可以從trace文件里面看到），飛線測試套件的型號及序列號
有了這些后，人員基本了解系統的狀況，可以提供更有效幫助。